《数字电路与逻辑设计》，本书主要介绍数字电路的基本分析方法和设计方法，以及用可编程逻辑器件设计电路的软件平台和硬件描述语言设计方法。全书分为十章，主要内容包括数制和码制、逻辑代数基础、逻辑门电路、组合逻辑电路分析与设计、中规模组合逻辑器件应用、触发器、时序逻辑电路的分析与设计、常用时序集成器件、555定时器及多谐振荡器、半导体存储器件和可编程器件、硬件描述语言数模和模数转换。

第1章 数制与码制
1.1 概述
1.2 几种常用的数制
1.2.1 十进制
1.2.2 二进制
1.2.3 八进制
1.2.4 十六进制
1.3 不同进制间的转换
1.3.1 二进制数转换十进制数
1.3.2 十进制数转换二进制数
1.3.3 八进制、十六进制与二进制相互转换
1.4 二进制算数运算
1.4.1 二进制算术运算的特点
1.4.2 原码、反码、补码和补码运算
1.5 几种常用的编码
1.5.1 二-十进制编码
1.5.2 可靠性编码
1.5.3 字符代码
本章小结
习题

第2章 逻辑代数基础
2.1 逻辑代数中的三种基本运算
2.1.1 逻辑代数中的问题
2.1.2 基本逻辑运算
2.1.3 几种常用的逻辑运算
2.2 逻辑代数基本定律和常用公式
2.2.1 基本定律
2.2.2 常用公式
2.3 逻辑代数中的基本规则
2.3.1 代入规则
2.3.2 反演规则
2.3.3 对偶规则
2.4 逻辑函数及其表示方法
2.4.1 逻辑函数的概念
2.4.2 逻辑函数的表示方法
2.4.3 三种表示方法之间的转换
2.4.4 逻辑函数的标准形式
2.5 逻辑函数的表达式形式及其转化
2.6 逻辑函数的化简
2.6.1 公式化简法
2.6.2 卡诺图化简法
2.7 具有无关项的逻辑函数及其化简
2.7.1 约束项、任意项和逻辑
函数式中的无关项
本章小结
习题

第3章 门电路
3.1 概述
3.2 半导体管的开关特性
3.2.1 晶体二极管开关特性
3.2.2 晶体三极管开关特性
3.2.3 MOS管开关特性
3.3 分立元件逻辑门电路
3.3.1 与门电路
3.3.2 或门电路
3.3.3 非门电路
3.3.4与非门电路
3.3.5 或非门电路
3.4 TTL门电路
3.4.1 TTL反相器电路结构及工作原理
3.4.2 TTL的反相器电气特性
3.4.3 其他类型的TTL门电路
3.4.4 TTL电路的改进系列
3.4.5 ECL和I2L
3.5 CMOS门电路
3.5.1 PMOS和NMOS电路
3.5.2 CMOS反相器电路结构及工作原理
3.5.3 CMOS的反相器电气特性
3.5.4 其他类型的CMOS门电路
3.5.5 BiCMOS电路
3.5.6 CMOS逻辑门电路技术参数
3.6 数字集成电路的正确使用
3.6.1 TTL电路的正确使用
3.6.2 CMOS电路的正确使用
3.7 TTL电路与CMOS电路的接口
3.8 门电路带负载时的接口电路
3.8.1 用门电路直接驱动显示器件
3.8.2 机电性负载接口
本章小结
习题

第4章 组合逻辑电路
4.1 概述
4.2 组合逻辑电路的分析
4.3 常用的组合逻辑器件
4.3.1 编码器
4.3.2 译码器
4.3.3 数据选择器
4.3.4 加法器
4.3.5 数值比较器
4.4 组合逻辑电路的设计方法
4.4.1 组合逻辑电路的设计方法
4.4.2 用SSI设计组合逻辑电路
4.4.3 用MSI设计组合逻辑电路
4.5 组合逻辑电路中的竞争冒险
本章小结
习题

第5章 触发器
5.1 概述
5.2 基本触发器
5.2.1 与非门组成的基本SR触发器
5.2.2 或非门组成的基本SR触发器
5.3 钟控电平触发器
5.3.1 电平触发SR触发器
5.3.2 电平触发D触发器
5.3.3 电平触发JK触发器
5.3.4 电平触发T触发器
5.3.5 电平触发器的空翻现象
5.4 主从触发器
5.4.1 主从SR触发器
5.4.2 主从JK触发器
5.5 边沿触发器
5.5.1 边沿D触发器
5.5.2 对称型维持阻塞型SR触发器
5.6 触发器的动态特性
5.6.1 基本SR触发器（或称锁存器）
5.6.2 同步电平触发SR触发器的动态特性
5.6.3 主从触发器的动态特性
5.6.4 维持阻塞触发器的动态特性
本章小结
习题

第6章 时序逻辑电路
6.1 概述
6.1.1 时序逻辑电路的结构
6.1.2 描述时序电路逻辑功能的函数
6.1.3 时序电路的分类
6.2 时序电路的分析方法
6.2.1 同步时序逻辑电路的分析方法
6.2.2 异步时序逻辑电路的分析举例
6.3 常用时序逻辑电路及应用
6.3.1 寄存器与移位寄存器
6.3.2 计数器
6.3.3 常用时序逻辑电路的应用
6.4 时序逻辑电路的设计方法
6.4.1 同步时序逻辑电路的设计方法
6.4.2 时序逻辑电路的自启动设计
6.5 异步时序逻辑电路的设计方法
本章小结
习题

第7章 大规模集成电路
7.1 概述
7.2 只读存储器ROM
7.2.1 ROM的结构和工作原理
7.2.2 ROM的分类
7.2.3 ROM的应用
7.3 随机存储器RAM
7.3.1 RAM的结构和原理
7.3.2 RAM的存储单元
7.3.3 集成RAM
7.4 可编程逻辑器件概述
7.4.1 可编程逻辑器件的发展
7.4.2 可编程逻辑器件的分类
7.4.3 实现可编程的基本方法
7.5 简单的可编程逻辑器件
7.5.1 简单可编程逻辑器件的阵列结构特点
7.5.2通用阵列逻辑器件GAL结构
7.6 复杂的可编程逻辑器件CPLD
7.7 现场可编程门阵列FPGA
7.7.1 FPGA性能及基本结构
7.7.2 嵌入式阵列（EAB）和逻辑阵列块（LAB）
7.7.3 逻辑单元（LE）、快速通道互连及I/O单元（IOE）
7.8 CPLD和FPGA的编程与配置
7.9 数字小系统的设计及实现
7.9.1 数字系统的6个设计层次
7.9.2 应用FPGA/CPLD的EDA开发流程
本章小结
习题

第8章 硬件描述语言简介
8.1 硬件描述语言（HDL）概述
8.2 Verilog HDL硬件描述语言程序基本结构
8.2.1 Verilog语言程序的模块
8.2.2 逻辑功能的几种基本描述方法
8.3 Verilog HDL语言要素
8.3.1 标识符
8.3.2 关键字
8.3.3 格式
8.3.4 注释
8.3.5 数字与字符串
8.3.6 数据类型
8.3.7 参数
8.3.8 运算符及表达式
8.4 Verilog HDL语句
8.4.1 赋值语句
8.4.2 条件语句
8.4.3 循环语句
8.4.4 过程语句
8.5 系统任务和系统函数
8.5.1 任务（task）
8.5.2 函数（function）
8.6 用Verilog HDL描述
逻辑电路的实例
本章小结
习题

第9章 数模与模数转换器
9.1 概述
9.2 D/A转换器
9.2.1 权电阻网络D/A转换器
9.2.2 倒T型电阻网络D/A转换器
9.2.3 权电流型D/A转换器
9.2.4 集成D/A转换器A/D
9.2.5 D/A转换器的转换精度与转换速度
9.3 A/D转换器