本书讨论了这四个关系运算符的使用：贯穿、直到、相交、暗示；详细介绍了模拟器应如何处理评估区域，如SystemVerilogLRM中所述；这将使您更好地了解断言是如何工作的；提供了使用即时断言的指南；提供了一个库和模型解决方案，用于编写具有动态重复/延迟的断言；提供了某些类型的需求所需的支持逻辑的例子，其中仅SVA的严格使用并不涵盖这些需求；解释了SVA如何补充基于UVM的类的环境，还演示了如何在所有SVA操作块中使用UVM严重性级别，而不是SystemVerilog本机严重性级别；解释了如何使用SVA代替记分板。Matched通过示例1800阐明了多时钟、触发器和匹配的定义，提供了行业用户提出的复杂问答示例。

更多科学出版社服务，请扫码获取。