继MIPS版和ARM版之后，本书与时俱进地推出了RISC-V版。全书从计算机体系结构的角度介绍数字逻辑设计的基础知识，从基本的二进制数开始，详细讨论RISC-V处理器的设计原则、技术与方法。本书首先介绍数字逻辑门，接着讲解组合电路和时序电路的设计，并以这些基本的数字逻辑设计概念为基础，重点介绍如何设计真实的处理器。书中包含大量示例，并分别用SystemVerilog和VHDL给出相应数字系统设计的实现。本书不仅反映了当前数字电路设计的主流方法，而且突出了计算机体系结构的工程特点，适合高等院校计算机相关专业的学生阅读，也适合从事处理器设计的技术人员参考。

继MIPS版和ARM版之后，本书与时俱进地推出了RISC-V版。本书从计算机体系结构的角度，由最基础的二进制数开始，系统介绍数字逻辑设计的基础知识，引导读者逐步了解RISC-V微处理器的设计，并在硬件仿真、软件仿真和真实硬件中对其进行编程。通过将轻松的写作风格和数字设计的实践方法相结合，本书引领读者从数字逻辑的基础知识开始，逐步学习真实的处理器设计。希望读者通过阅读本书，能够设计出自己的RISC-V微处理器，并对其工作原理有自顶向下的理解。本书从数字逻辑门开始，逐步深入到组合电路和时序电路的设计，并利用这些基本构件作为设计RISC-V处理器的基础。全书包含大量实例，并列讲解基本功能模块的SystemVerilog和VHDL设计，并完整地讨论了单周期、多周期和流水线版本的RISC-V体系结构的实现方法。

前　　言
Digital Design and Computer Architecture, RISC-V Edition
这本书的独特之处在于从计算机体系结构的角度介绍数字逻辑设计，从基本的二进制数开始介绍，直到完成微处理器的设计。
我们一直坚信，构建一个微处理器是电子工程和计算机科学专业的学生求学生涯中一段特殊且重要的旅程。对于外行而言，处理器内部的工作原理几乎像魔法一样神奇，但是事实证明，经过详细解释之后，处理器的工作原理是非常易于理解的。数字逻辑设计本身是一门令人兴奋的学科，汇编语言程序是处理器内部所用的语言，而微体系结构是将两者联系在一起的纽带。
这本日益流行的书的前两版分别为MIPS体系结构版和ARM体系结构版。作为最初的RISC体系结构之一，MIPS是清晰并且非常易于理解和构建的。因为受MIPS启发才有了包括RISC-V在内的众多后续体系结构，所以它目前仍是一种重要的体系结构。ARM体系结构则由于其高效性和丰富的生态环境，在过去几十年中迅速流行起来。目前生产的ARM处理器已超过500亿个，地球上超过75%的人在使用含ARM处理器的相关产品。
在过去的十年中，无论是在教学还是在商业价值方面，RISC-V都已经发展成一种日益重要的计算机体系结构。作为首个被广泛使用的开源计算机体系结构，RISC-V具备MIPS的简便性，也兼顾了现代处理器的灵活性和功能性。
在教学方面，MIPS、ARM和RISC-V三版书籍的学习目标都是相同的。RISC-V体系结构具有可扩展性并提供压缩指令功能，这些特性虽提高了效率但也增加了少量复杂性。MIPS、ARM和RISC-V这三种微体系结构有许多相似之处。只要市场需要，我们希望能同时提供MIPS、ARM和RISC-V三种版本的书籍。
特点
并列讲解SystemVerilog和VHDL
硬件描述语言（hardware description language，HDL）是现代数字逻辑设计实践的中心，但设计者分布在SystemVerilog和VHDL两个语言阵营。本书在介绍组合逻辑和时序逻辑设计后，紧接着在第4章介绍了HDL，然后在第5章和第7章介绍使用HDL设计更大的电路模块和整个处理器。如果不讲授HDL，可以跳过第4章，直接学习后续的章节。
本书的独特之处在于同时介绍SystemVerilog和VHDL，使读者能够同时学习这两种语言。第4章描述了适用于这两种HDL的原则，然后并列提供了两种语言的语法和示例。这种并列方式使教师能轻松地选择其中一种进行教学，也使读者在专业实践中能较为方便地从一种HDL转换到另一种HDL。
RISC-V体系结构和微体系结构
第6章和第7章深入介绍了RISC-V体系结构和微体系结构。因为RISC-V体系结构已广泛应用于实际产品，并且高效、易于学习，所以它是一种理想的体系结构。此外，它在商业界和业余爱好者社区中深受欢迎，相关仿真工具和开发工具也十分完备。
现实视角
第6章除了从现实视角讨论RISC-V体系结构之外，还从另一个视角阐释了Intel x86 处理器的体系结构。第 9 章还介绍了 SparkFun的RED-V RedBoard中的外设，这是一种以SiFive的Freedom E310 RISC-V处理器为中心的很受欢迎的开发板。这两章揭示了如何将书中所讲的概念应用到很多PC内部芯片和消费电子产品的设计中。
高级微体系结构概览
第7章概述了现代高性能微体系结构的特征，包括分支预测、超标量、乱序执行操作、多线程和多核处理器。这些内容对于第一次上体系结构课程的学生很有用。还说明了本书介绍的微体系结构原理是如何扩展到现代处理器的设计中的。
章末的习题和面试题
学习数字逻辑设计的最佳方法就是实践。每章的最后有很多习题，供读者实际应用所学习的内容。习题后面是同行向申请这个领域工作的学生提出的一些面试题。这些问题有助于学生了解求职者在面试过程中可能遇到的典型问题。习题答案可以通过本书的配套网站和教师网站获取。
在线补充资料
补充资料可通过ddcabook.com或出版商网站https://www.elsevier.com/books-and-journals/
book-companion/9780128200643获取。本书配套网站（对所有读者开放）包括：
视频讲解链接。
奇数编号习题的答案。
PDF格式和PPTX格式的插图。
Intel公司专业版计算机辅助设计工具的链接。
关于如何使用PlatformIO（Visual Studio Code的扩展）对RISC-V处理器进行编译、汇编以及模拟C和汇编代码的说明。
RISC-V处理器的HDL代码。
Intel Quartus使用提示。
PPT格式的电子教案。
课程示例和实验素材。
勘误表。
教师网站（仅提供给在https://inspectioncopy.elsevier.com注册的使用者）包括：
所有习题的答案。
实验解决方案。
EdX MOOC
本书还通过EdX提供了配套的MOOC。课程包括视频讲解、互动练习、交互式问题集和实验。MOOC分为数字逻辑设计（ENGR 85A）和计算机体系结构（ENGR 85B）两部分，它们由HarveyMuddX提供（在EdX上搜索“Digital Design HarveyMuddX”和“Computer Architecture HarveyMuddX”）。EdX不对访问视频收费，但对互动练习和证书收费，并为有经济困难的学生提供折扣。
如何使用课程中的软件工具
Quartus软

莎拉·L. 哈里斯（Sarah L. Harris）内华达大学拉斯维加斯分校电气与计算机工程系教授。曾在惠普、圣地亚哥超级计算机中心和NVIDIA工作。研究领域包括仿生假肢设计和在硬件中部署机器学习算法。她拥有斯坦福大学电气工程博士学位。

戴维·哈里斯（David Harris）哈维·穆德学院工程系教授。曾在英特尔公司从事Itanium和Pentium II处理器的逻辑和电路设计，并曾担任Broadcom、Sun Microsystems、惠普、Evans & Sutherland等设计公司的顾问，获得了十余项专利。他拥有斯坦福大学电气工程博士学位。

目　　录
Digital Design and Computer Architecture, RISC-V Edition
译者序
前言
第1章　数字系统　1
1.1　写在最前面　1
1.2　管理复杂性的技术　1
1.2.1　抽象　1
1.2.2　准则　2
1.2.3　三Y原则　3
1.3　数字抽象　3
1.4　数制系统　4
1.4.1　十进制数　4
1.4.2　二进制数　5
1.4.3　十六进制数　6
1.4.4　字节、半字和字　7
1.4.5　二进制加法　8
1.4.6　有符号二进制数　8
1.5　逻辑门　11
1.5.1　非门　11
1.5.2　缓冲器　11
1.5.3　与门　11
1.5.4　或门　12
1.5.5　其他二输入逻辑门　12
1.5.6　多输入逻辑门　12
1.6　数字抽象的相关概念　13
1.6.1　电源电压　13
1.6.2　逻辑电平　13
1.6.3　噪声容限　14
1.6.4　直流传输特性　14
1.6.5　静态准则　15
1.7　CMOS晶体管*　16
1.7.1　半导体　16
1.7.2　二极管　17
1.7.3　电容　17
1.7.4　nMOS和pMOS晶体管　17
1.7.5　CMOS非门　19
1.7.6　其他CMOS逻辑门　19
1.7.7　传输门　21
1.7.8　伪nMOS逻辑　21
1.8　功耗*　21
1.9　本章总结和后续章节概览　23
习题　23
面试题　29
第2章　组合逻辑设计　30
2.1　引言　30
2.2　布尔表达式　32
2.2.1　术语　32
2.2.2　与或式　32
2.2.3　或与式　33
2.3　布尔代数　34
2.3.1　公理　34
2.3.2　单变量定律　34
2.3.3　多变量定律　35
2.3.4　定律的统一证明方法　36
2.3.5　表达式化简　37
2.4　从逻辑到门　37
2.5　多级组合逻辑　39
2.5.1　逻辑门量的精简　39
2.5.2　推气泡法　40
2.6　非法值和浮空值　42
2.6.1　非法值X　42
2.6.2　浮空值Z　42
2.7　卡诺图　43
2.7.1　画圈的原理　44
2.7.2　用卡诺图最小化逻辑　44
2.7.3　无关项　46
2.7.4　小结　47
2.8　组合逻辑模块　47
2.8.1　多路选择器　47
2.8.2　译码器　50
2.9　时序　50
2.9.1　传输延迟和最小延迟　50
2.9.2　毛刺　53
2.10　本章总结　54
习题　55
面试题　59
第3章　时序逻辑设计　60
3.1　引言　60
3.2　锁存器和触发器　60
3.2.1　SR锁存器　61
3.2.2　D锁存器　62
3.2.3　D触发器　63
3.2.4　寄存器　63
3.2.5　带使能端的触发器　63
3.2.6　带复位功能的触发器　64
3.2.7　晶体管级的锁存器和触发器
设计*　64
3.2.8　小结　65
3.3　同步逻辑设计　66
3.3.1　问题电路　66
3.3.2　同步时序电路　67
3.3.3　同步和异步电路　68
3.4　有限状态机　68
3.4.1　有限状态机设计实例　69
3.4.2　状态编码　72
3.4.3　Moore型和Mealy型状态机　73
3.4.4　状态机的分解　76
3.4.5　由电路图导出有限状态机　77
3.4.6　小结　79
3.5　时序逻辑电路的时序　79
3.5.1　动态准则　80
3.5.2　系统时序　80
3.5.3　时钟偏移*　83
3.5.4　亚稳态　85
3.5.5　同步器　86
3.5.6　分辨时间的推导*　87
3.6　并行　89
3.7　本章总结　91
习题　92
面试题　96
第4章　硬件描述语言　97
4.1　引言　97
4.1.1　模块　97
4.1.2　语言起源　98
4.1.3　仿真与综合　99
4.2　组合逻辑　100
4.2.1　位运算符　100
4.2.2　注释和空白字符　102
4.2.3　归约运算符　102
4.2.4　条件赋值　103
4.2.5　内部变量　105
4.2.6　优先级　106
4.2.7　数字　107
4.2.8　Z和X　108
4.2.9　位混合　109
4.2.10　延迟　109
4.3　结构建模　110
4.4　时序逻辑　113
4.4.1　寄存器　 113
4.4.2　可复位寄存器　115
4.4.3　使能寄存器　116
4.4.4　多寄存器　117
4.4.5　锁存器　117
4.5　更多组合逻辑　118
4.5.1　case 语句　120
4.5.2　if语句　122
4.5.3　含无关项的真值表　123
4.5.4　阻塞和非阻塞赋值　124
4.6　有限状态机　127
4.7　数据类型*　130
4.7.1　System Verilog　130
4.7.2　VHDL　131
4.8　参数化模块*　133
4.9　测试平台　136
4.10　本章总结　139
习题　139
System Verilog 习题　142
VHDL 习题　145
面试题　146
第5章　常见数字模块　147
5.1　引言　147
5.2　算术电路　147
5.2.1　加法　147
5.2.2　减法　153
5.2.3　比较器　153
5.2.4　算术逻辑单元　155
5.2.5　移位器和循环移位器　158
5.2.6　乘法*　159
5.2.7　除法*　159
5.2.8　扩展材料　160
5.3　数制系统　16