本书内容丰富，叙述详尽清晰，图文并茂，通过大量的资料和设计实例说明了PCB设计中的一些技巧和方法，以及应该注意的问题，具有工程性好、实用性强的特点。本书共15章，分别介绍了印制电路板（PCB）上焊盘、过孔、叠层、走线、接地、去耦合、电源电路、时钟电路、模拟电路、高速数字电路、模数混合电路、射频电路等PCB设计的基础知识、设计要求、设计方法和设计实例，以及PCB热设计、PCB的可制造性与可测试性设计、PCB的ESD防护设计等内容。

黄智伟（1952.08—），曾担任衡阳市电子研究所所长、南华大学教授、衡阳市专家委员会委员，获评南华大学师德标兵，主持和参与完成“计算机无线数据通讯网卡”等科研课题20多项，申请专利8项，拥有软件著作权2项，发表论文120多篇，出版图书多部。

第1章　焊盘的设计1
1.1 元器件在PCB上的安装形式1
1.1.1 元器件的单面安装形式1
1.1.2 元器件的双面安装形式1
1.1.3 元器件之间的间距2
1.1.4 元器件的布局形式4
1.1.5 测试探针触点/通孔尺寸8
1.1.6 基准点（Mark）8
1.2 焊盘设计的一些基本要求11
1.2.1 焊盘类型11
1.2.2 焊盘尺寸12
1.3 通孔插装元器件的焊盘设计12
1.3.1 通孔插装元器件的孔径12
1.3.2 焊盘形式与尺寸13
1.3.3 跨距13
1.3.4 常用通孔插装元器件的安装孔径和焊盘尺寸14
1.4 SMT元器件的焊盘设计15
1.4.1 片式电阻、片式电容、片式电感的焊盘设计15
1.4.2 金属电极元器件的焊盘设计18
1.4.3 SOT 23封装器件的焊盘设计19
1.4.4 SOT-5 DCK/SOT-5 DBV（5/6引脚）封装器件的焊盘设计20
1.4.5 SOT 89封装器件的焊盘设计20
1.4.6 SOD 123封装器件的焊盘设计21
1.4.7 SOT 143封装器件的焊盘设计21
1.4.8 SOIC封装器件的焊盘设计22
1.4.9 SSOIC封装器件的焊盘设计23
1.4.10 SOP封装器件的焊盘设计23
1.4.11 TSOP封装器件的焊盘设计23
1.4.12 CFP封装器件的焊盘设计24
1.4.13 SOJ封装器件的焊盘设计25
1.4.14 PQFP封装器件的焊盘设计25
1.4.15 SQFP封装器件的焊盘设计26
1.4.16 CQFP封装器件的焊盘设计26
1.4.17 PLCC（方形）封装器件的焊盘设计27
1.4.18 QSOP（SBQ）封装器件的焊盘设计27
1.4.19 QFG 32/48封装器件的焊盘设计28
1.4.20 设计SMT焊盘应注意的一些问题29
1.5 DIP封装器件的焊盘设计31
1.6 BGA封装器件的焊盘设计32
1.6.1 BGA封装简介32
1.6.2 BGA表面焊盘的布局和尺寸33
1.6.3 BGA过孔焊盘的布局和尺寸35
1.6.4 BGA走线间隙和走线宽度37
1.6.5 BGA的PCB层数38
1.6.6 ?BGA封装的布线方式和过孔39
1.6.7 Xilinx公司推荐的BGA、CSP和CCGA封装的PCB焊盘设计规则39
1.6.8 VFBGA焊盘设计42
1.6.9 LFBGA 焊盘设计43
1.7 UCSP封装器件的焊盘设计44
1.8 PoP封装器件的焊盘设计46
1.8.1 PoP封装结构形式46
1.8.2 PoP封装的层叠和焊盘及布线47
1.8.3 PoP封装PCB设计实例49
1.9 Direct FET封装器件的焊盘设计51
第2章　过孔53
2.1 过孔模型53
2.1.1 过孔类型53
2.1.2 过孔电容54
2.1.3 过孔电感54
2.1.4 过孔的电流模型54
2.1.5 典型过孔的R、L、C参数55
2.1.6 影响过孔特性阻抗的一些因素56
2.2 过孔焊盘与孔径的尺寸57
2.2.1 过孔的尺寸57
2.2.2 高密度互连盲孔的结构与尺寸59
2.2.3 高密度互连复合通孔的结构与尺寸61
2.2.4 高密度互连内核埋孔的结构与尺寸62
2.3 过孔与焊盘图形的关系63
2.3.1 过孔与SMT焊盘图形的关系63
2.3.2 过孔到金手指的距离64
2.4 微过孔64
2.5 背钻65
2.5.1 背钻技术简介65
2.5.2 背钻设计规则66
第3章　PCB叠层设计70
3.1 PCB叠层设计的一般原则70
3.2 多层板工艺72
3.2.1 层压多层板工艺72
3.2.2 HDI印制板工艺73
3.2.3 BUM板工艺75
3.3 多层板的设计76
3.3.1 4层板的设计76
3.3.2 6层板的设计77
3.3.3 8层板的设计79
3.3.4 10层板的设计80
3.4 利用PCB叠层设计抑制EMI辐射82
3.4.1 PCB的辐射源82
3.4.2 共模EMI的抑制83
3.4.3 设计多电源层抑制EMI84
3.4.4 利用拼接电容抑制EMI84
3.4.5 利用边缘防护技术抑制EMI87
3.4.6 利用内层电容抑制EMI88
3.4.7 PCB叠层设计实例89
3.5 PCB电源平面和接地平面91
3.5.1 PCB电源平面和接地平面的功能和设计原则91
3.5.2 PCB电源平面和接地平面叠层和层序92
3.5.3 PCB电源平面和接地平面的叠层电容96
3.5.4 PCB电源平面和接地平面的层耦合96
3.5.5 PCB电源平面和接地平面的谐振97
3.5.6 电源平面上的电源岛结构98
3.6 利用EBG结构抑制PCB电源平面和接地平面的SSN噪声99
3.6.1 EBG结构简介99
3.6.2 EBG结构的电路模型100
3.6.3 EBG的单元结构103
3.6.4 基于Sierpinski曲线的分形EBG结构115
3.6.5 平面级联型EBG结构116
3.6.6 选择性内插式EBG结构117
3.6.7 多周期平面EBG结构118
3.6.8 垂直级联型EBG结构119
3.6.9 嵌入多层螺旋平面EBG结构123
3.6.10 接地层开槽隔离型EBG结构123
3.6.11 狭缝型UC-EBG电源平面126
3.6.12 嵌入螺旋谐振环结构的电源平面127
第4章　走线129
4.1 寄生天线的电磁辐射干扰129
4.1.1 电磁干扰源的类型129
4.1.2 天线的辐射特性129
4.1.3 寄生天线132
4.2 PCB上走线间的串扰133
4.2.1 互容133
4.2.2 互感134
4.2.3 拐点频率和互阻抗模型136
4.2.4 串扰类型137
4.2.5 减小PCB上串扰的一些措施138
4.3 PCB传输线的拓扑结构141
4.3.1 PCB传输线简介141
4.3.2 微带线142
4.3.3 埋入式微带线143
4.3.4 单带状线143
4.3.5 双带状线或非对称带状线144
4.3.6 差分微带线和差分带状线145
4.3.7 传输延时与介电常数的关系145
4.3.8 影响PCB阻抗精度的一些因素146
4.3.9 微带线阻抗不连续性的补偿方法148
4.3.10 带地共面波导效应对微带线的影响149
4.3.11 PCB传输线设计与制作中应注意的一些问题150
4.4 低电压差分信号（LVDS）的布线155
4.4.1 LVDS布线的一般原则155
4.4.2 LVDS的PCB走线设计157
4.4.3 LVDS的PCB过孔设计160
4.5 PCB布线的一般原则及工艺要求162
4.5.1 控制走线方向162
4.5.2 检查走线的开环和闭环162
4.5.3 控制走线的长度163
4.5.4 控制走线分支的长度163
4.5.5 拐角设计164
4.5.6 差分对走线164
4.5.7 控制PCB导线的阻抗和走线终端匹配168
4.5.8 设计接地保护走线169
4.5.9 防止走线谐振169
4.5.10 布线的一些工艺要求169
第5章　接地174
5.1 地线的定义174
5.2 地线阻抗引起的干扰174
5.2.1 地线的阻抗174
5.2.2 公共阻抗耦合干扰180
5.3 地环路引起的干扰181
5.3.1 地环路干扰181
5.3.2 产生地环路电流的原因182
5.4 接地的分类183
5.4.1 安全接地183
5.4.2 信号接地183
5.4.3 电路接地184
5.4.4 设备接地186
5.4.5 系统接地186
5.5 接地的方式186
5.5.1 单点接地186
5.5.2 多点接地188
5.5.3 混合接地189
5.5.4 悬浮接地190
5.6 接地系统的设计原则190
5.6.1 理想的接地要求191
5.6.2 接地系统设计的一般规则191
5.7 地线PCB布局的一些技巧192
5.7.1 参考面192
5.7.2 避免接地平面开槽193
5.7.3 接地点的相互距离195
5.7.4 地线网络196
5.7.5 电源线和地线的栅格197
5.7.6 电源线和地线的指状布局形式199
5.7.7 最小化环面积200
5.7.8 按电路功能分割接地平面202
5.7.9 局部接地平面203
5.7.10 参考层的重叠205
5.7.11 20H原则206
第6章　去耦合208
6.1 去耦滤波器电路的结构与特性208
6.1.1 典型的RC和LC去耦滤波器电路结构208
6.1.2 去耦滤波器电路的特性210
6.2 电阻器、电容器、电感器的射频特性211
6.2.1 电阻器的射频特性211
6.2.2 电容器的射频特性212
6.2.3 电感器的射频特性213
6.2.4 串联RLC电路的阻抗特性214
6.2.5 并联RLC电路的阻抗特性214
6.3 去耦电容器的PCB布局设计215
6.3.1 去耦电容器的安装位置215
6.3.2 去耦电容器的并联和反谐振221
6.4 使用去耦电容降低IC的电源阻抗224
6.4.1 电源阻抗的计算模型224
6.4.2 IC电源阻抗的计算225
6.4.3 电容器靠近IC放置的允许距离226
6.5 PDN中的去耦电容器229
6.5.1 去耦电容器的电流供应模式229
6.5.2 IC电源的目标阻抗230
6.5.3 去耦电容器组合的阻抗特性231
6.5.4 PCB上的目标阻抗233
6.6 去耦电容器的容量计算234
6.6.1 计算去耦电容器容量的模型234
6.6.2 确定目标阻抗235
6.6.3 确定大容量电容器的容量235
6.6.4 确定板电容器的容量236
6.6.5 确定板电容器的安装位置237
6.6.6 减小ESLcap238
6.6.7 mΩ级超低目标阻抗设计239
6.7 片状三端子电容器的PCB布局设计239
6.7.1 片状三端子电容器的频率特性239
6.7.2 使用三端子电容器减小ESL241
6.7.3 三端子电容器的PCB布局与等效电路241
6.7.4 三端子电容器的应用243
6.8 X2Y电容器的PCB布局设计244
6.8.1 采用X2Y电容器替换穿心式电容器244
6.8.2 X2Y电容器的封装形式和尺寸244
6.8.3 X2Y电容器的应用与PCB布局245
6.9 铁氧体磁珠的PCB布局设计247
6.9.1 铁氧体磁珠的基本特性247
6.9.2 片式铁氧体磁珠248
6.9.3 铁氧体磁珠的选择250
6.9.4 铁氧体磁珠在电路中的应用251
6.9.5 铁氧体磁珠的安装位置252
6.9.6 利用铁氧体磁珠为FPGA设计电源隔离滤波器252
6.10 小型电源平面“岛”供电技术259
6.11 掩埋式电容技术259
6.11.1 掩埋式电容技术简介259
6.11.2 使用掩埋式电容技术的PCB布局实例260
6.12 可藏在PCB7