本书将以太网交换机电路的设计与实现作为完整案例，分别介绍了介质访问控制（MAC）控制器、数据帧合路电路、MAC帧处理电路、基于哈希散列的查表电路、简易队列管理器、基于链表的队列管理器、变长分组的分割与重组电路等通信和网络中常用的电路，并以此为基础，采用循序渐进、由简单到复杂的方式，给出了两个版本的完整以太网交换机电路。书中所有电路都给出了必要的功能说明、算法原理和内部结构，以及完整的Verilog硬件描述语言设计代码和仿真测试代码。根据需要，书中穿插补充了基于现场可编程门阵列实现时需要考虑的系统时钟生成、系统设计约束、系统复位设计、环回测试、IP核生成与调用、FPGA在线调试、模块仿真与系统仿真等具体的工程技术问题。本书中的所有代码都在FPGA开发环境上进行了实际验证。登录华信教育资源网（www.hxedu.com.cn）可注册并免费下载本书代码。读者通过仿真分析可学习复杂数字系统的设计，也可以结合FPGA开发板开展数字系统综合实验，实现简易的以太网交换机。

乔庐峰 陆军工程大学通信工程学院教授，博士，硕士生导师。近20年一直从事通信、网络类数字系统架构设计、关键算法研究和电路设计工作，多项设计以FPGA和专用集成电路形式实现并实际应用于网络设备中，积累了丰富的理论和工程实践经验；指导硕士研究生40余名；在国内外期刊、会议发表各类论文50余篇，被SCI、EI检索20余篇；出版教材7部；获得省部级科技进步奖励多项。陈庆华 陆军工程大学通信工程学院副教授。长期从事计算机网络技术、软件算法研究和设计工作，负责和作为主要完成人参与科研项目十余项；在国内外期刊、会议发表各类论文30余篇，被SCI、EI检索20余篇；出版教材3部；获得省部级科技进步奖励多项。

第1章?复杂数字系统设计概述
1.1　Verilog HDL与数字系统设计
1.2?设计流程
1.3?Top-Down数字系统设计方法简介
1.3.1?顶层设计阶段
1.3.2　模块级规范编写阶段
1.3.3　模块级设计阶段
1.3.4?模块级仿真阶段
1.4　基于Verilog的电路仿真验证
1.4.1?数字系统验证的重要性
1.4.2　验证的全面性与代码覆盖率分析
1.4.3?自动测试testbench
1.5　本书所设计的以太网交换机
1.5.1　以太网技术
1.5.2?以太网交换机的基本功能
1.5.3　本书所设计的以太网交换机
1.6　本书在内容组织上的特点
第2章?MAC控制器的设计
2.1　MAC控制器接收部分的设计
2.1.1　MII接口中与数据帧接收相关的信号
2.1.2　mac_r与后级电路的接口队列
2.1.3　802.3 CRC-32校验运算电路
2.1.4　mac_r电路设计
2.1.5　mac_r电路仿真验证代码设计
2.2　MAC控制器发送部分的设计
2.2.1　MII接口中与数据帧发送相关的信号
2.2.2　mac_t电路设计
2.3　MAC控制器联合仿真测试
2.3.1　数据帧环回模块
2.3.2　环回测试电路的顶层设计文件
第3章?以太网查表电路
3.1?采用CAM实现的以太网查表电路
3.2?利用哈希散列表实现的精确匹配查表电路
3.2.1?哈希散列算法简介
3.2.2?基于哈希散列的查表电路
第4章?数据帧合路和MAC帧处理电路设计
4.1　数据帧合路电路
4.2　MAC帧处理电路
4.2.1?MAC帧处理电路的设计代码
4.2.2?数据帧合路电路与MAC帧处理电路联合仿真分析
第5章?以太网交换机版本1
5.1　简易队列管理器的设计
5.1.1?简易队列管理器的Verilog设计代码
5.1.2?简易队列管理器的仿真分析
5.2　系统时钟与系统复位问题
5.2.1　系统时钟生成
5.2.2　典型系统复位电路
5.3　v1版以太网交换机的设计与实现
5.4　v1版以太网交换机的系统级仿真分析
第6章?以太网交换机版本1的综合与实现
6.1　v1版以太网交换机的引脚约束
6.2?时钟约束设置
6.3?在线调试工具ChipScope的使用
第7章?基于链表的队列管理器电路
7.1?switch_pre电路的设计
7.2?switch_core电路的设计
7.2.1?共享缓存交换单元框图及工作流程
7.2.2?switch_core中的自由指针队列电路
7.2.3?switch_core中的队列控制器
7.2.4?switch_core电路
7.3?switch_post电路的设计
7.4?switch_top电路的设计
第8章?以太网交换机版本2
8.1　v2版以太网交换机的顶层设计代码
8.2　v2版以太网交换机的系统级仿真分析
附录A?Xilinx公司的可编程逻辑器件简介
附录B?ISE14.7使用指南
参考文献