Verilog HDL入门(第3版)_J. BHASKER 著夏宇闻甘伟译_9787811242485

本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计也很有帮助。第3版中添加了与Verilog2001有关的新内容。

本书是VerilogHDL的初级读本，可作为计算机、电子、电气及自控等专业相关课程的教材，也可用作相关科研人员的参考书。

本书简明扼要地阐述了Verilog 硬件描述语言的基础知识。Verilog硬件描述语言通常简称为Verilog HDL，可以用于在多个层次上（从开关级到算法级）为数字设计建模。该语言提供了一套功能强大的原语（primitive），其中包括逻辑门和用户定义的原语（即基元），还提供了范围宽广的语言结构，不但可以为硬件的并发行为建模，也可以为硬件的时序特性和电路构造建模。通过编程语言接口（PLI）还可以扩展该语言的功能。Verilog HDL语言使用简便，但功能强大，可以在多个抽象层次上为数字设计建模。Verilog HDL语言于1995年经由IEEE批准成为一种标准语言，称为IEEE Std 13641995。2001年IEEE又对Verilog语言进行了更新，批准了IEEE Std 13642001新标准。该新标准包括了许多新的特性，例如多维数组、生成语句、配置以及一些其他特性。本书（第3版）是根据最新版Verilog HDL标准编写的。

本书的宗旨是想通过具体例子的讲解，阐明Verilog HDL语言的重要基本概念，从而向读者介绍这种硬件描述语言。本书是Verilog语言入门的初级课本。作者用清晰、简明的语言对Verilog语言的每一个方面进行了阐述，使初学者很容易理解，不至于产生畏难情绪。作者希望本书能为读者的Verilog HDL语言入门提供帮助。

本书从语言特点和建模应用两个方面出发，对Verilog语言的基本概念进行了全面深入的讲解，为每一种语言结构提供了大量的例子，并且举例说明了如何使用多种语言结构来构造硬件模型。本书对Verilog HDL语言支持的多种建模风格进行了详细的描述。本书还讲解了如何用同一种Verilog语言描述激励和控制，包括响应的监视和验证。许多语法结构都采用便于阅读的形式呈现给读者，尽管有时候程序代码并不完整。这样做的目的是便于理解语言结构。Verilog语言的完整语法结构放在附录中供读者参考。

本书从本质上讲并不是理论性的。书中用普通的术语介绍Verilog语言的语法和语义，避免使用形式化定义的技术术语。本书未曾试图对Verilog语言进行完整的阐述，例如编程语言接口、开关级别的建模和随机模型语法特色，本书就没有涉及。本书只局限于讲解Verilog语言中那些最基本和最有用的语法，有了这些知识就足以编写简单或者复杂的设计代码。

本书针对的读者包括硬件设计师、电路和系统设计师、软件工具开发者，以及那些对学习使用Verilog HDL语言进行硬件建模感兴趣的人士。本书也可以作为计算机辅助设计、硬件建模和综合等大学课程的入门教材。本书也适合专业人士、大学本科和研究生学习。设计人员可以把本书作为了解Verilog语言的途径，也可以把它用作Verilog HDL语言的参考书。学生和教授们将会发现本书作为硬件设计和硬件描述语言的教学工具将是很有用的。

本书假定读者具有数字硬件设计的基本知识，并熟悉某种高级编程语言（例如 C语言）。

本书是一本有关语言的书，因此并不强调某一领域特定的建模风格（例如 RTL（Register Transfer Lerel）建模风格）。为了学习RTL综合建模，请参考本书的姐妹篇Verilog HDL Synthesis, A Practical Primer。

最后，我还要告诉读者，仅仅通过阅读来学习一种语言是不切合实际的。最佳的学习途径是把书上例子中的代码打印出来，在Verilog仿真器上编译这些代码，进行仿真，通过实际操作来学习，只有这样才能完整、全面地理解这种语言。一旦掌握了本书上的知识，就可以参阅IEEE标准语言参考手册（LRM），进一步学习有关Verilog HDL标准的更完整的资料。

你还可能感兴趣

我要评论