关于我们
新书资讯
新书推荐

Verilog HDL数字系统设计(基金)

 Verilog HDL数字系统设计(基金)

定  价:68 元

  • 作者:王建民 著
  • 出版时间:2017/8/1
  • ISBN:9787560367217
  • 出 版 社:哈尔滨工业大学出版社
  • 中图法分类:TP312VH 
  • 页码:
  • 纸张:胶版纸
  • 版次:1
  • 开本:16开
  • 商品库位:
9
7
3
8
6
7
7
5
2
6
1
0
7

本书通过大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念和方法。全书重点 关注基于HDL的寄存器传输级(Register Transfer Level,RTL)数字系统设计,主要内容包括数字电路基础回 顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容Verilog HDL IEEE 1364-2001标准。 尽管本书简单地回顾了数字电路的基本知识,但是如果读者能够掌握数字电路的基本原理和设计方法 对于阅读本书将是十分有意义的。本书适合高年级的本科生、研究生以及从事数字电路设计的工程人员使 用。

 你还可能感兴趣
 我要评论
您的姓名   验证码: 图片看不清?点击重新得到验证码
留言内容