本书通过两个详尽的案例，不仅清晰地展示了深度神经网络硬件加速器的设计过程，更从中提炼出两种具有普遍指导意义的硬件架构范式：计算单元复用式架构——为解决资源受限问题提供了系统性的设计原则与优化策略，是研究高能效比、低成本边缘加速器的典型范本；流水线数据流架构——为追求高吞吐量的应用展示了如何通过精细的流水线设计和数据流调度，最大化硬件并行度与计算效率。从算法模型分析出发，通过HLS进行硬件建模与迭代优化，最终以FPGA为验证平台，能够有效降低设计人员进入“AI加速器设计”这一高门槛领域的难度。