|
关于我们
 新书资讯 新书推荐 |
数字电路基础 
定 价：35 元 丛书名：高职高专电子信息类系列教材
9 7 6 8 7 7 6 5 4 6 6 0 3 
本书是根据教育部学科专业调整规范、教学内容和教学体系改革及专业人才培养需求编写而成的。本书共9章，主要内容为数制与编码、逻辑代数与逻辑函数、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲单元电路、D/A和A/D转换器、Verilog HDL基础。各章章首均有本章导读、学习目标、思政教学目标，章末有本章小结、习题。
本书可作为高等职业院校计算机、电气信息类、电子信息类及其他相近专业的教材或教学参考书，也可作为电子技术相关工程技术人员的参考书。
第1章 数制与编码 1
1.1 数字电路概述 1
1.1.1 数字电路的分类 1
1.1.2 数字电路的特点 2
1.2 数制 2
1.2.1 十进制 3
1.2.2 二进制 3
1.2.3 八进制 4
1.2.4 十六进制 4
1.3 不同进制数之间的转换 4
1.3.1 二、八、十六进制数转换成十进制数 5
1.3.2 二进制数与八、十六进制数的相互转换 5
1.3.3 十进制数转换成二、八、十六进制数 6
1.4 编码 8
1.4.1 二十进制编码 8
1.4.2 ASCII码 9
本章小结 10
习题1 11
第2章 逻辑代数与逻辑函数 12
2.1 逻辑代数的基本概念 12
2.1.1 逻辑常量和逻辑变量 12
2.1.2 基本逻辑和复合逻辑 13
2.1.3 逻辑函数的表示方法 18
2.1.4 逻辑函数的相等 20
2.2 逻辑代数的运算法则 20
2.2.1 逻辑代数的基本公式 20
2.2.2 逻辑代数的基本定理 21
2.2.3 逻辑代数的常用公式 23
2.2.4 异或运算公式 24
2.3 逻辑函数的表达式 24
2.3.1 逻辑函数的基本表达式 25
2.3.2 逻辑函数的标准表达式 25
2.3.3 各种逻辑函数表示方法的相互转换 28
2.4 逻辑函数的化简法 30
2.4.1 逻辑函数化简的意义 30
2.4.2 逻辑函数的代数化简法 30
2.4.3 逻辑函数的卡诺图化简法 31
本章小结 34
习题2 35
第3章 逻辑门电路 37
3.1 开关元件的开关特性 38
3.1.1 二极管的开关特性 38
3.1.2 三极管的开关特性 39
3.2 分立元件门 40
3.2.1 二极管与门 40
3.2.2 二极管或门 42
3.2.3 三极管非门 43
3.2.4 复合逻辑门 45
3.3 TTL集成门 47
3.3.1 TTL与非门的工作原理 47
3.3.2 TTL与非门的主要参数 48
3.3.3 TTL集电极开路门 50
3.3.4 三态门 51
3.3.5 TTL电路的系列产品 52
3.4 ECL门电路 53
3.4.1 ECL电路的基本结构 53
3.4.2 ECL门的工作特点 54
3.5 数字集成电路使用注意事项 55
3.5.1 TTL电路使用注意事项 55
3.5.2 MOS及CMOS电路使用注意事项 55
3.5.3 多余输入端与门电路处理 56
本章小结 57
习题3 58
第4章 组合逻辑电路 60
4.1 组合逻辑电路的分析与设计 60
4.1.1 组合逻辑电路的分析 61
4.1.2 组合逻辑电路的设计 62
4.2 组合逻辑电路的竞争冒险 64
4.2.1 竞争现象 65
4.2.2 冒险现象 65
4.2.3 竞争冒险的检查方法 66
4.2.4 竞争冒险的消除方法 67
4.3 编码器 68
4.3.1 编码器的工作原理 68
4.3.2 中规模集成通用编码器 71
4.4 译码器 74
4.4.1 唯一地址译码器 75
4.4.2 数字显示器 78
4.5 数据分配器与数据选择器 80
4.5.1 数据分配器 80
4.5.2 数据选择器 81
4.6 加法器 86
4.6.1 半加器 86
4.6.2 全加器 87
4.7 数值比较器 89
4.7.1 数值比较器的工作原理 89
4.7.2 集成数值比较器 90
本章小结 92
习题4 92
第5章 触发器 95
5.1 基本RS触发器 96
5.1.1 电路结构和工作原理 96
5.1.2 触发器逻辑功能的表示方法 97
5.2 钟控触发器 99
5.2.1 钟控RS触发器 99
5.2.2 钟控D触发器 101
5.2.3 钟控JK触发器 102
5.2.4 钟控T触发器 104
5.3 集成触发器 105
5.3.1 主从RS触发器 105
5.3.2 主从JK触发器 106
5.3.3 边沿JK触发器 107
5.4 触发器之间的转换 109
5.4.1 用JK触发器实现其他类型触发器 109
5.4.2 用D触发器实现其他类型触发器 110
本章小结 111
习题5 111
第6章 时序逻辑电路 114
6.1 时序逻辑电路的基本概念 115
6.1.1 时序逻辑电路的结构和特点 115
6.1.2 时序逻辑电路的分类 116
6.1.3 时序逻辑电路功能的描述方法 116
6.2 时序逻辑电路的分析方法 118
6.2.1 时序逻辑电路分析的一般步骤 118
6.2.2 同步时序逻辑电路的分析举例 119
6.3 同步时序逻辑电路的设计方法 122
6.3.1 同步时序逻辑电路设计的一般步骤 122
6.3.2 同步时序逻辑电路设计举例 124
6.4 集成计数器 127
6.5 寄存器和移位寄存器 131
6.5.1 寄存器 131
6.5.2 移位寄存器 132
6.5.3 集成移位寄存器 133
本章小结 136
习题6 137
第7章 脉冲单元电路 140
7.1 脉冲单元电路概述 140
7.1.1 脉冲单元电路的分类和波形参数 140
7.1.2 555定时器 141
7.2 施密特触发器 142
7.2.1 用555定时器构成施密特触发器 142
7.2.2 集成施密特触发器 144
7.3 单稳态触发器 144
本章小结 145
习题7 146
第8章 D/A和A/D转换器 148
8.1 D/A转换器 148
8.1.1 D/A转换器的电路结构 149
8.1.2 D/A转换器的主要技术指标 152
8.1.3 集成D/A转换器 152
8.2 A/D转换器 154
8.2.1 A/D转换器的基本原理 154
8.2.2 A/D转换器的类型 156
8.2.3 A/D转换器的主要技术指标 157
8.2.4 集成A/D转换器 157
本章小结 159
习题8 159
第9章 Verilog HDL基础 161
9.1 Verilog HDL设计模块的基本结构 161
9.1.1 模块端口定义 162
9.1.2 模块内容 162
9.2 Verilog HDL词法 163
9.2.1 空白符和注释 163
9.2.2 常数 163
9.2.3 字符串 164
9.2.4 关键词 164
9.2.5 标识符 165
9.2.6 操作符及其优先级 165
9.2.7 Verilog HDL 数据对象 168
9.3 Verilog HDL语句 169
9.3.1 赋值语句 169
9.3.2 条件语句 170
9.3.3 循环语句 171
9.3.4 结构声明语句 173
9.3.5 语句的顺序执行与并行执行 175
9.4 不同抽象级别的Verilog HDL模型 175
9.5 基于Verilog HDL的组合逻辑电路设计实例 176
本章小结 180
习题9 181
参考文献 182
你还可能感兴趣
我要评论
|
