CMOS锁相环设计:从电路到结构 [美]毕查德·拉扎维_[美]毕查德·拉扎维_9787111772798

本书基于广泛应用的CMOS锁相环（PLL）设计，首先通过直观的方式展示理论概念，并逐步建立更为实用的系统；其次详细阐述振荡器、相位噪声、模拟锁相环、数字锁相环、射频频率综合器、延迟锁定环、时钟和数据恢复电路以及分频器等重要主题；然后特别介绍高级拓扑结构下的高性能振荡器设计；最后通过广泛使用电路仿真来讲述设计要领，突出设计实践的重要性。本书提供了200多个引人深思的示例来说明设计方法和常见陷阱。本书可作为集成电路工程技术人员的案头工具书以及相关专业学生的参考书，以加深对锁相环设计的理解，提高设计能力。

译者序前言致谢第1章振荡器基础11.1振荡系统的基本组成11.2振荡反馈系统21.3深入理解31.4基本环形振荡器71.5基本LC振荡器101.5.1LC电路101.5.2LC振荡器作为反馈系统131.5.3LC振荡器作为单端系统181.6压控振荡器211.7本章附录23习题24参考文献25第2章抖动和相位噪声262.1噪声的简单回顾262.1.1时域和频域的噪声262.1.2器件噪声272.1.3噪声的传播282.1.4噪声的平均功率292.1.5噪声频谱的近似292.1.6噪声随时间的积累302.2抖动和相位噪声的基本概念302.2.1抖动312.2.2相位噪声332.2.3窄带FM近似的局限性362.2.4抖动和相位噪声的关系372.2.5抖动的类型382.3相位噪声与功耗的折中392.4相位噪声的基本机制402.4.1相位噪声与频率噪声402.4.2环形振荡器412.4.3LC振荡器422.5抖动对性能的影响432.6相位噪声对性能的影响44习题45参考文献46第3章基于反相器的环形振荡器设计473.1环形振荡器中的相位噪声473.2初始设计思想523.3获得期望频率533.3.1更大的节点电容533.3.2更多的级数533.3.3更长的晶体管沟道长度543.3.4分频553.4相位噪声的考虑因素553.4.1晶体管噪声仿真563.4.2振荡器参考相位噪声573.4.3第一种2 GHz振荡器相位噪声593.4.4第二种2 GHz振荡器相位噪声593.4.5第三种2 GHz振荡器相位噪声593.4.6第四种2 GHz振荡器相位噪声603.5频率调谐613.5.1调谐的考虑因素613.5.2连续调谐与离散调谐623.5.3通过可变电阻实现调谐633.5.4通过可变电容实现调谐673.6离散频率调谐693.7电源噪声问题713.7.1电压调节723.7.2电流调节72习题74参考文献75第4章差分多相环形振荡器设计764.1一般考虑因素764.2相位噪声考虑因素774.3基本差分环形振荡器设计794.3.1初始设计794.3.2设计改进814.4获得期望频率834.4.1方法1：更大的节点电容834.4.2方法2：更大的晶体管834.4.3方法3：更多的级数844.5两级环形振荡器864.5.1基本思想864.5.2设计示例894.6线性缩放904.7调谐技术904.7.1电阻调谐904.7.2变容二极管调谐914.7.3级数调谐924.8基于反相器的环形振荡器与差分环形振荡器的比较934.9基于反相器的具有互补或正交输出的振荡器934.9.1耦合振荡器934.9.2相位噪声考虑因素944.9.3直接正交产生954.9.4插值正交产生974.10带LC负载的环形振荡器98习题99参考文献101第5章LC振荡器设计1025.1电感建模1025.2相位噪声分析1065.2.1一个简单案例1065.2.2周期平稳噪声1085.2.3交叉耦合对的噪声注入1105.2.4相位噪声的计算1135.3尾噪声1155.3.1尾热噪声1155.3.2尾闪烁噪声1175.4尾电容的影响1195.5设计步骤1195.5.1初始想法1195.5.2设计示例1205.5.3频率调谐1245.5.4振荡器设计步骤总结130习题131参考文献132第6章高级振荡器1336.1通过脉冲响应进行相位噪声分析1336.1.1相位脉冲响应1336.1.2闪烁噪声的影响1376.1.3周期平稳噪声1386.2电流限制与电压限制相位噪声1386.3含互补交叉耦合对的振荡器1396.3.1设计问题1406.3.2设计示例1416.4C类振荡器1446.5分频降低相位噪声1456.6正交产生技术1476.6.1分频1476.6.2正交LC振荡器147习题155参考文献156第7章基本锁相环架构1577.1鉴相器1577.2基于反馈的相位控制1587.3简单PLL的分析1607.3.1静态行为1607.3.2倍频1617.3.3动态行为1617.3.4PLL传递函数1647.3.5简单PLL的缺点1677.4鉴频鉴相器1687.5电荷泵PLL1707.5.1电荷泵1707.5.2PFD/CP/电容级联1707.5.3基础电荷泵PLL1717.5.4PFD/CP/电容级联结构的传递函数1717.5.5相位裕度的计算1767.6高阶环路1787.7基本电荷泵结构1817.8建立时间182习题182参考文献183第8章锁相环设计考虑1848.1PLL传递函数的进一步解释1848.2PFD 问题1878.3电荷泵问题1888.3.1Up和Down偏差1888.3.2电压耐受性与沟道长度调制1888.3.3随机失配1908.3.4时钟馈通和电荷注入1908.3.5其他电荷泵的非理想性因素1908.4改进型电荷泵1918.5带有离散VCO调谐的PLL1938.6利用采样滤波器的纹波抑制1938.7环路滤波器漏电流1948.8减小滤波器电容量1958.9带宽和杂散水平之间的权衡1958.10PLL中的相位噪声1968.10.1输入相位噪声整形1978.10.2VCO相位噪声整形1988.10.3电荷泵噪声2018.10.4环路滤波器噪声2038.10.5电源噪声204习题205参考文献206第9章锁相环设计研究2079.1设计流程2079.2鉴频鉴相器设计2089.3电荷泵设计2089.3.1第一个CP设计2089.3.2第二个CP设计2119.3.3第三个CP设计2129.3.4第四个CP设计2129.3.5PFD/CP接口2139.4PLL的行为仿真2149.4.1环路简化2149.4.2环路动态行为2169.4.3纹波的影响2169.5PLL传递函数的仿真2179.5.1单极点近似2179.5.2使用调频输入源2179.5.3使用随机相位调制2199.6VCO相位噪声的影响2209.6.1VCO相位噪声模型2209.6.2VCO相位噪声抑制2219.7环路滤波器噪声2229.8参考频率加倍2229.8.1倍频器设计2229.8.2倍频问题2239.8.3带倍频参考频率的PLL设计2249.8.4PLL仿真2249.9反馈分频器设计2249.9.1结构选择2259.9.2分频器电路设计2269.10使用锁定检测器进行校准2269.11设计总结228习题229参考文献229第10章数字锁相环23010.1基本思想23010.2ADC基础知识23110.2.1量化23110.2.2快闪型ADC23210.2.3插值法23310.3时间-数字转换23310.3.1基础TDC拓扑结构23310.3.2量化噪声的影响23510.3.3TDC的动态范围23610.3.4TDC的非理想性因素23710.4晶体管级TDC设计23810.5优化的TDC24010.5.1游标型TDC24010.5.2多路径TDC24110.6TDC/振荡器的组合24310.7数控振荡器24510.7.1离散频率值的问题24510.7.2DAC的工作原理24610.7.3矩阵架构24810.7.4粗调/细调DAC24910.7.5DCO的拓扑结构24910.8环路动态模型25510.8.1数字滤波器的实现25510.8.2模拟和数字锁相环之间的对应256习题257参考文献258第11章延迟锁相环25911.1基本思想25911.2环路动态特性26011.3延迟级数的选择26111.4非理想性因素的影响26211.4.1PFD/CP的非理想性因素26211.4.2电源噪声26211.4.3相位噪声26311.5多个相位的产生26411.6倍频DLL26611.6.1基本拓扑26611.6.2设计问题分析26811.6.3倍频在错误锁定检测中的应用26911.7DLL/PLL的混合26911.8相位插值27111.9高速PD设计27311.10占空比校正274习题275参考文献276第12章射频频率综合器27712.1射频频率综合器的要求27712.2整数N频率综合器27812.3分数N频率综合器27912.3.1模数随机化需求28012.3.2噪声整形28312.3.3离散时间模型28612.3.4ΔΣ分数N频率综合器28812.3.5高阶ΔΣ调制器28912.4分数N环路中的非线性29412.4.1电荷泵非线性29512.4.2电荷泵建立行为29612.5量化噪声的抑制方法29712.5.1DAC前馈29712.5.2DTC噪声消除29912.5.3参考频率倍频299习题301参考文献302第13章时钟和数据恢复基础知识30313.1一般考虑因素30313.2随机二进制数据的性质30413.3边沿检测式时钟恢复30613.4锁相式时钟恢复30813.4.1bang-bang鉴相器30913.4.2Alexander鉴相器31213.4.3Hogge鉴相器31713.5数据摆幅问题319习题319参考文献320第14章高级时钟与数据恢复原理32114.1半速率鉴相器32114.1.1半速率bangbang鉴相器32114.1.2半速率线性鉴相器32214.2无振荡器的CDR架构32514.2.1基于DLL的CDR电路32514.2.2基于相位插值的CDR电路32614.2.3数字CDR电路32714.3频率捕获33114.4抖动的特性33214.4.1抖动的产生33214.4.2抖动的传递函数33314.4.3抖动的容限335习题337参考文献338第15章分频器33915.1一般考虑因素33915.2锁存器设计样式34015.2.1静态锁存器34015.2.2动态锁存器34415.3二分频电路设计34815.4双模预分频器35015.5RF频率综合器中的分频器设计35415.5.1脉冲吞噬分频器35415.5.2Vaucher分频器35515.6Miller分频器35715.7注入锁定分频器35815.8分数分频器36015.9分频器延迟和相位噪声362习题363参考文献364

你还可能感兴趣

我要评论