CMOS及其他先导技术：特大规模集成电路设计_[美]刘金（Tsu-Jae King Liu）科林·库恩（Kelin Kuhn）_9787111593911

本书概述现代CMOS晶体管的技术发展，提出新的设计方法来改善晶体管性能存在的局限性。本书共四部分。一部分回顾了芯片设计的注意事项并且基准化了许多替代性的开关器件，重点论述了具有更陡峭亚阈值摆幅的器件。第二部分涵盖了利用量子力学隧道效应作为开关原理来实现更陡峭亚阈值摆幅的各种器件设计。第三部分涵盖了利用替代方法实现更高效开关性能的器件。第四部分涵盖了利用磁效应或电子自旋携带信息的器件。本书适合作为电子信息类专业与工程等专业的教材，也可作为相关专业人士的参考书。

前言Preface过去四十年以来，作为数字芯片中电子开关的主要类型，CMOS（互补金属氧化物半导体）晶体管持续小型化使电子器件的性价比不断提高。器件的微型化已经造就了信息技术的无所不在，并且对于现代社会生活的方方面面产生了巨大的影响。
CMOS技术已经趋于成熟，所以持续的晶体管尺寸等比例缩小在未来将不会像过去那样简单可行。这一点从某些方面发展速度的放慢（比如，芯片电源电压等比例减小，晶体管开态漏电流的等比例减小等）就可以看出。很明显，开关设计需要改进，以此来维持下一个十年之后电子行业的发展。很多种类的替代开关设计正在被研究人员讨论，其中许多开关设计用到了与传统CMOS晶体管完全不同的工作原理。但是，在这飞速发展的领域中研究人员发表的文章很少具有指导性。因此，很多重要的新信息不能被主流电子领域研究人员所理解。
为了解决以上问题，我们与该研究领域一些公认的专家共同创作了本书，包括：与性能与功耗的折中（激励陡峭的亚阈值摆幅器件）相关的背景信息、隧道效应器件、替代性场效应器件，以及电子自旋（磁性）器件。本书结尾部分论述了这些新型开关设计之间互连存在的挑战。
第一部分回顾了芯片设计的注意事项，并且基准化了许多替代性的开关器件，重点论述了具有更陡峭亚阈值摆幅的器件。第1章介绍了过去晶体管尺寸等比例缩小中的基本概念，并且分析了密度、功耗和性能这些推动现代CMOS设计要素之间的关键折中。在持续的晶体管尺寸等比例缩放限制的背景下，本书也回顾了诸如电源门控和并行设计等电路设计技术。同时结合具有更陡峭亚阈值摆幅的新型CMOS器件的潜在优势，论述了由60mV/10倍频程亚阈值摆幅限制造成的CMOS技术中的能量效率限制。第2章和第3章介绍并基准化了相关研究领域中很多正在探索的替代性器件。这些章节主要关注电子器件（相对于磁性器件），它们包含了可以提高开关性能的新原理和新材料。第2章介绍了这些器件的历史和工作原理。第3章主要从驱动电流、能量效率、制造成本、复杂程度和存储单元面积等方面来评价这些器件。第4章探讨了在CMOS晶体管栅叠层中引入铁电层来克服60mV/10倍频程亚阈值摆幅限制的方法。其中展示了理论和近期的实验，用于支持通过小信号负电容来实现CMOS晶体管的可能性。
第二部分涵盖了利用量子力学隧道效应作为开关原理来实现更陡峭亚阈值摆幅的各种器件设计。根据同时实现陡峭亚阈值摆幅、大开关电流比和高开态电导的要求，第5章评估了隧道场效应晶体管（TFET）的前景。其中研究了pn结维度的影响，论述了各种设计的折中，以及侧面、垂直及双层实现的优点。根据各种设计要求，对近期的实验数据进行了评价。第6章继续对TFET进行论述，重点关注了Ⅲ~Ⅳ族半导体材料。该章论述了设计同质结相对异质结Ⅲ-Ⅴ族半导体材料的折中，如何通过p沟道TEFT来实现高性能，以及与Ⅲ～Ⅴ族半导体材料特别相关的非理想性（比如陷阱、表面粗糙度和混合无序）。第7章通过评估用石墨烯和二维半导体材料制作的TEFT前景进一步探讨了TEFT。该章介绍了面内隧道效应器件和层间隧道效应器件，并结合理论上的理解对近期的实验结果进行论述。第8章介绍了一种新型隧道效应器件，即双层伪自旋场效应晶体管（BiSFET）。BiSFET依赖于实现室温下两个电介质分离的石墨烯层中激子（电子空穴）超流体凝结的可能性。室温下凝结的形成是BiSFET工作原理的关键所在。该章论述了创造这样一个凝结现象的关键物理条件和挑战。BiSFET的精简模型和电路设计也将论述，同时体现其相对于CMOS的性能优势。
第三部分涵盖了利用替代方法实现更高效开关性能的器件。第9章讨论了使用相关电子材料制作器件的可能性，这种器件可以在绝缘体相和金属相之间转换。其中论述了这种金属绝缘体转换的物理机制，并着重论述了二氧化钒（VO2）系统。该章同时论述了Mott FET器件、固态VO2 FET器件和液态栅极VO2 FET器件，以及使用这些器件的电路结构。第10章介绍了压电晶体管（PET）器件。PET实质上是一个固态继电器，其中压电单元提供了机械力，压阻元件将机械力转化为电子开关。该章同时论述了压电和压阻材料的基本物理原理，以及工艺集成的挑战，也探讨了PET动力学、精简模型和电路设计，以及它们相对于CMOS的性能优势。第11章论述了作为逻辑开关的纳米级机电继电器。继电器用机械运动从物理上缩短或断开两个接触物之间的联系，它有零开态漏电流的理想特征、极大的亚阈值摆幅和低的栅漏。该章还介绍了纳米级继电器特殊的材料要求和工艺集成的挑战，描述了一系列用于更精简的复杂逻辑电路实现的继电器，并且论述了尺寸等比例缩小的方法。
第四部分涵盖了利用磁效应或电子自旋携带信息的器件。这些器件能用于实现纳米磁逻辑（其中小磁体用于构建电路）、电子自旋转矩逻辑和电子自旋波逻辑（其中电子自旋用于表征信息）。第12章论述了利用微小单域磁体制造电路的可能性。该章同时介绍了单域纳米磁体的开关特性和多种同步方案。该章提出了一个与CMOS不同的全加器结构，并回顾了纳米磁逻辑设计中的问题。第13章介绍了利用电子自旋转矩效应来制造大多数逻辑门电路的

你还可能感兴趣

我要评论